PAT-NO: JP355091036A

DOCUMENT-IDENTIFIER: JP 55091036 A

TITLE: DIAGNOSIS SYSTEM FOR INFORMATION PROCESSOR

CONTROLLED BY MICROPROGRAM

PUBN-DATE: July 10, 1980 INVENTOR-INFORMATION:

NAME

ICHII. HIROSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

FUJITSU LTD N/A APPL-NO: JP53162389

APPL-DATE: December 29, 1978 INT-CL (IPC): G06F011/00 US-CL-CURRENT: 714/FOR.293

ABSTRACT:

PURPOSE: To secure the early detection for the error by performing the diagnosis program in the time-division way and under execution of the control program.

CONSTITUTION: The control program and the diagnosis program are carried out in the 6:2 ratio. The diagnosis program detects the error and then sets up the error display bit. While the control program examines the state of the error display bit and then informs the error occurrence to the higher-rank unit in case the error is detected. When Set P<SB>1</SB> features logic "1", FF4 is set and then reset when Reset P<SB>1</SB> features logic "1" each. With setting of FF4, control program execution timing T<SB>1</SB> becomes logic "1", and the control program is carried out while signal T<SB>1</SB> features logic "1". FF5 is set when Set P<SB>2</SB> features logic "1", and thus diagnosis program timing signal T<SB>2</SB> features logic "1" for execution of the diagnosis program.

COPYRIGHT: (C)1980,JPO&Japio

(9) 日本国特許庁 (JP)

10特許出願公開

⑩公開特許公報 (A)

昭55—91036

⑤ Int. Cl.³.G 06 F 11/00

識別記号

庁内整理番号 7368-5B

砂公開 昭和55年(1980)7月10日

発明の数 1 審査請求 未請求

(全 4 頁)

願 昭53-162389

②出 願 昭53(1978)12月29日

@発 明 者 一井博

②特

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 京谷四郎

明 組 書

1 発明の名称

マイクロブログラム制御の情報処理装置に かける絵所方式

2 特許請求の施捌

る診断方式。

8. 発明の詳細な説明

本発明は、マイクロプログラム制御の情報処理 英屋、何えば人出力制御装置等にかいて、制御ブログラムの実行中に装置の診断を時分割的に実行 するようになつたマイクロプログラム制御の情報 処理装置にかける診断方式に関するものである。 従来のマイクロプログラム制御の人出力制御会 健時にかいてはメインの制御プログラムの実行中 は診断を実行せず、制御プログラムがアイドル・

は診断を実行せず、制得プログラムがアイドル・ ループに人つたとき診断を行つている。従来のこ の種の情報処理装置は、制御プログラムで求る処 理を行う場合、ペリティ・エラー等は直ちに検出 できるが、その他のエラーについては処理実行中 に検出できないという欠点を有している。

本発明は、上配の欠点を放去することを目的と するものであつて、制御プログラムの実行中に診 断プログラムを時分割的に行いエラーを早期に検 出できるようになつたマイクロプログラム制御の

-213-

情報処理装置における診断方式を提供することを 目的としている。そしてそのため、本発明のマイ クロプログラム制御の情報処理技量における診断 お放付 (計画) 方式は、制御プログラムと参析プログラムをペインを続 クロプログラム格的する制御メモリ、上記制御ブル中間 ログラムの実行を指示する制御プログラム実行メ イミング信号と上配静断プログラムの実行を指示 する診断プログラム実行タイミング信号とを常化 所定比率で生成する時分割処理タイミング信号生 成手段、および上記制得プログラム実行タイミン グ信号が所定論理値をもつ場合上記録例プログラ ムを上記制御メモリから読出すと共に上記診断ブ ログラム実行タイミング信号が所定論理値の場合 上記曲術プログラムを上記無御メモリから成出す 制御メモリ・アクセス制御部を備えることを特徴 とするものである。以下、本発明を図面を参照し つつ世明する。

オー國は本発明の時分割診断処理のタイムチャート、オ2回は調御メモリの構成を示す図、オ3 図は時分割処理タイミング作成回路の1実施例の プロック図、オ4図はPROMデコーダの簡理表 オ5図は調響メモリ・アクセス制御部の1実施例のプロック図である。

オ2回は制備メモリの構成を示するのであつて、 1は制御メモリを示している。制備メモリトには、 制備プログラムと診断プログラムとがそれぞれ似

域を異にして格納されている。スタート・アドレスBTAD1は制御プログラムの先頭アドレスを示し、スタート・アドレスBTAD2は、診断プログラムの先頭アドレスを示している。

オ 3 固は時分割処理タイミング作成回路の 1 実 施例のブロック因であつて、2はカウンチ、3は アROMデコーダ、4と5はフリップ・フロップ、 6はAPアドレス側側回路、CHT ないしOHT は カウンチ2からのカウシト出力信号、8et P, は 制御プログラム・セット信号、 Reset P. は制御ブ ログラム・リセント信号、Bet P. は除断プログラ ム・セット信号、Reset Paは参断プログラム・リ セット信号をそれぞれ示している。PROMデコ ーずるは、カウンタ2からの出力信号をデコード し、Bot P, , Bot P, , Reset P, , Reset P, をオ 4 図の論理表の論理値で出力する。8●t P_i が 検 理「1」となると、フリップ・フロップ4はセッ 上され、Reset Pyが論理「リ」となると、フリッ ブ・フロップ 4 はりセットされる。フリップ・フ ロップ4がセットされると、制御プログラム実行

オ5回は制御メモリ・アクセス制御部の | 実施例のプロック回であつて、7 は命令デコーダ、8 と9 はマルチブレクサ、10と11は+1回路、12と13はアドレス・レジスタ、14と15は A N D 回路、16 はマルチブレクサをそれぞれ示している。

命令デコーダフは、制御メモリしから成出され たマイクロ命令が分枝命令であるか否かを判断し、

E3 0455-91036(3)

分肢命令の場合、所定論理値の選択信号をマルチ プレクサ8と9に供給する。マルチプレクサ8は、 との選択信号を受信し、分岐命令が読出された場 合はマイクロ命令内の分岐アドレスを選択出力し、 読出されたマイクロ命令が非分岐命令の場合には アドレス・レジスタ12の内容を+1したものを 選択出力する。また、マルチプレクサ8位、装置 電像が投入されたとき、スタート・アドレスBT A D 1 を選択出力する。アドレス・レジスタ 1 2 は、制御プログラム実行タイミング信号でが曲理 「1」のとき、クロックと同期してマルチプレク サ8が出力するアドレス情報を取込む。マルチブ レクサラも同様に分肢命令が制御メモリーから続 出された場合はマイクロ命令内の分岐アドレスを 選択出力し、非分肢命令が提出された場合にはア ドレス・レジスタ13の内容を+1したものを通 択出力する。またマルチプレクサタは、装置電源 が投入されたとき、スタート・アドレス 87AD2 を選択出力する。アドレスレジスタ13代は、参 断プログラム実行タイミング信号でが適理「jj

のとき、クロックと同期してマルチプレクサ9が出力するアドレス情報がセットされる。マルチプレクサ16は、アドレス選択信号が胎理「1」の場合アドレス・レジスタ12からのアドレス情報を選択出力し、アドレス選択信号が胎理「0」の場合、アドレス・レジスタ13からのアドレス情報を選択出力する。マルチプレクサ16が出力するアドレス情報は制御メモリトに供給され、マイクロ命令の脱出しが行われる。

才5 図の質性は次のように動作する。装置電源が投入されると、スタート・アドレス8 T A D 1 がアドレス・レジスタ 1 2 に セットされ、スタート・アドレス8 T A D 2 がアドレス・レジスタ 1 3 に セット される。 側 何ブログラム 実行タイミング 信号 T1 が論理「1」となる度に、側側プログラム のマイクロ命令が側側メモリ 1 から成出 ブログラム が 変行タイミング 信号 T2 に なる度に診断プログラム が デログラムが 温次 実行される。 診断プログラムが あアログラムが 温次 実行される。

以上の親明から明らかなように、本発明によれば、制御プログラムの実行中に診断を実行しているので、早期エラー発見が可能となり、制御プログラムの信頼性を向上することが出来る。

4. 図面の簡単な説明

オー図は本発明の時分割診断処理のタイムテャート、オ2図は調解メモリの構成を示す図、オ3図は時分割処理タイミング作成回路の1実施例のブロック図、オ4図はPROMデコーダの論理後、オ5図は制御メモリ・アクセス制御部の1実施例のブロック図である。

1 …… 制御メモリ、2 …… カウンタ、3 …… PROMデコーダ、4と5 …… フリップ・フロップ、6 …… APアドレス制御国路、7 …… 命令デコーダ、8 と9 …… マルチブレクサ、10と11 …… + 1 国路、12と13 …… アドレス・レクスタ、14と15 …… ABD回路、16 ……マルチブレクサ



